提取指令之后，铣床X5032与铣床X52K的程序计数器根据指令长度增加存储器单元。指令的提取必须常常从相对较慢的存储器寻找，因此铣床X5032与铣床X52K会导致CPU等候指令的送入。这个问题主要被论及在现代处理器的快取和管线化架构。CPU根据存储器提取到的指令来决定其执行行为。在解码阶段，铣床X5032与铣床X52K指令被拆解为有意义的片断。根据CPU的指令集架构（ISA）定义将数值解译为指令。一部分的指令数值为运算码（Opcode），铣床X5032与铣床X52K其指示要进行哪些运算。其它的数值通常供给指令必要的信息，诸如一个加法（Addition）运算的运算目标。这样的运算目标也许提供一个常数值（即立即值），或是一个空间的定址值：暂存器或存储器位址，以定址模式决定。在旧的设计中，CPU里的指令解码部分是无法改变的硬件设备。不过铣床X5032与铣床X52K在众多抽象且复杂的CPU和指令集架构中，一个微程序时常用来帮助转换指令为各种形态的讯号。这些微程序在已成品的CPU中往往可以重写，方便变更解码指令。铣床X5032与铣床X52K在提取和解码阶段之后，接着进入执行阶段。该阶段中，铣床X5032与铣床X52K连接到各种能够进行所需运算的CPU部件。